삼성 '초격차' 어디까지…'12단 적층' 반도체 패키징 기술 개발
삼성 '초격차' 어디까지…'12단 적층' 반도체 패키징 기술 개발
  • 이동희 기자
  • 승인 2019.10.07 08:42
  • 최종수정 2019.10.07 08:40
  • 댓글 0
이 기사를 공유합니다

머리카락 굵기 20분의 1 수준 직경 전기 통로 6만개 연결
8단, 12단 구조 비교.(이미지=삼성전자)
'3D-TSV' 기술 적용시 8단, 12단 구조 비교.(이미지=삼성전자)

[인포스탁데일리=이동희 기자] 삼성전자가 반도체 패키징 기술에서도 초격차를 지위를 이어간다.

삼성전자는 7일 업계 최초로 '12단 3D-TSV(3차원 실리콘 관통전극, 3D Through Silicon Via)' 기술 개발에 성공했다고 밝혔다. 

'12단 3D-TSV'는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 '20분의 1'수준인 수 마이크로미터 직경의 전자 이동 통로(TSV) 6만개를 만들어 연결하는 기술이다. 

삼성전자 관계자는 "종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술"이라며 "기존 와이어 본딩 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징"이라고 말했다. 

특히 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛, 업계 표준)를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경을 하지 않아도 된다.

아울러 고대역폭 메모리에 '12단 3D-TSV' 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있는 효과도 볼 수 있다.

이 기술에 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB HBM(고대역폭 메모리, High Bandwidth Memory) 제품도 구현할 수 있다는게 회사 측의 설명이다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

백홍주 삼성전자 DS부문 TSP총괄(부사장)은 "AI, 자율주행 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"면서 "기술의 한계를 극복한 혁신적인 '12단 3D-TSV 기술'로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"라고 말했다.

한편, 삼성전자는 고객 수요에 맞춰 '12단 3D-TSV' 기술을 적용한 고용량 HBM 제품을 공급, 프리미엄 반도체 시장을 지속 선도해 나간다는 계획이다.

3D-TSV, 와이어본딩 비교.(이미지=삼성전자)
3D-TSV, 와이어본딩 비교.(이미지=삼성전자)

 

이동희 기자 nice1220@infostock.co.kr


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.